Logic Circuit Design with Gates, LUTs and MUXs Oriented to Mask Faults

Авторы	автор Третьяков Д. А. (Студент), автор Останин С. А. (Сотрудник), автор Матросова А. Ю. (Сотрудник), автор Буторина Н. Б. (Сотрудник)
Тип	Статья в сборнике материалов конференций, симпозиумов и др.
Год	2017
Язык	английский
Отдел	Факультет прикладной математики и кибернетики, каф. программирования (ФПМК)
Библиографическая запись	Matrosova A., Ostanin S., Tretyakov D., Butorina N. Logic Circuit Design with Gates, LUTs and MUXs Oriented to Mask Faults // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 95‒98. DOI: 10.1109/EWDTS.2017.8110096
Направление науки
УДК

Учебная деятельность

Научная деятельность

Конкурсная деятельность