ТГУ.Сотрудники
Останин Сергей Александрович
Участие в конференциях
Общее число докладов - 16
1) 17th IEEE East-West Design and Test Simposium (EWDTS-2019)
| Уровень конференции | Международный |
| Тема доклада | Masking Robust Testable PDFs |
| Тип доклада | обычный |
| Дата участия | 13.09.2019 - 16.09.2019 |
2) 15th IEEE East-West Design and Test Simposium (EWDTS-2017)
| Уровень конференции | Международный |
| Тема доклада | Self-chеcking Synchrоnous FSM Netwоrk Design for Path Delay Faults |
| Тип доклада | устный |
| Дата участия | 29.09.2017 - 02.10.2017 |
3) 23rd IEEE International Symposium on On-Line Testing and Robust System Design
| Уровень конференции | Международный |
| Тема доклада | Trojan Circuits Preventing and Masking in Sequential Circuits |
| Тип доклада | |
| Дата участия | 03.07.2017 - 05.07.2017 |
4) 22nd IEEE International Symposium on On-Line Testing and Robust System Design
| Уровень конференции | Международный |
| Тема доклада | A Fault-tolerant Sequential Circuit Design for SAFs and PDFs Soft Errors |
| Тип доклада | постер |
| Дата участия | 04.07.2016 - 06.07.2016 |
5) Новые информационные технологии в исследовании сложных структур. XI Международная научная конференция
| Уровень конференции | Международный |
| Тема доклада | Синтез самопроверяемых последовательностных схем для неисправностей задержек путей |
| Тип доклада | устный |
| Награды | Диплом участника |
| Дата участия | 06.06.2016 - 09.06.2016 |
6) International Conference on Automation, Quality and Testing, Robotics
| Уровень конференции | Международный |
| Тема доклада | Patching circuit design based on reserved CLBs |
| Тип доклада | заочное участие с публикацией доклада |
| Дата участия | 19.05.2016 - 21.05.2016 |
7) 16th IEEE Workshop on RTL and High Level Testing
| Уровень конференции | Международный |
| Тема доклада | Участие в работе международной конференции WRTLT2015 |
| Тип доклада | без доклада |
| Награды | Сертификат участника (В номинации: Технические науки) |
| Дата участия | 25.11.2015 - 26.11.2015 |
8) 24th IEEE Asian Test Symposium
| Уровень конференции | Международный |
| Тема доклада | Участие в работе международного симпозиума ATS2015 |
| Тип доклада | без доклада |
| Награды | Сертификат участника (В номинации: Технические науки) |
| Дата участия | 22.11.2015 - 25.11.2015 |
9) 13-th IEEE East-West Design & Test Symposium (EWDTS-2015)
| Уровень конференции | Международный |
| Тема доклада | A Fault-Tolerant Combinational Circuit Design |
| Тип доклада | устный |
| Награды | Диплом участника (В номинации: Технические науки) |
| Дата участия | 26.09.2015 - 29.09.2015 |
10) Design and Diagnostics of Electronic Circuits and Systems. IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems
| Уровень конференции | Международный |
| Тема доклада | Increasing Manufacturing Yield Using Partially Programmable Circuits with CLB implementation of Incompletely Specified Boolean Function of the Corresponding Subcircuit |
| Тип доклада | стендовый |
| Награды | Сертификат (В номинации: Технические науки) |
| Дата участия | 22.04.2015 - 24.04.2015 |
Общее число публикаций в рамках конференций - 38
Публикации в рамках конференций
| 1 | Останин С.А., Матросова А.Ю., Андреева В.В. Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования // Новые информационные технологии в исследовании сложных структур: материалы Четырнадцатой международной конференции, 19-24 сентября 2022 г. Томск: Изд. дом Том. гос. ун-та, 2022. С. 78‒79. |
|
|
| 2 | Matrosova A., Ostanin S., Chernyshov S. Masking Robust Testable PDFs //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 420-423. |
|
|
| 3 | Matrosova A., Ostanin S. Trojan Circuits Masking and Debugging of Combinational Circuits with LUT Insertion // 2018 IEEE International Conference on Automation, Quality and Testing, Robotics. AQTR 2018 (THETA 21), 24-26 may 2018, Cluj-Napoca, Romania. [Cluj-Napoca], 2018. P. 462‒467. 1 электрон. опт. диск (CD-R). |
|
|
| 4 | Ostanin S., Andreeva V., Butorina N., Tretyakov D. Fault-tolerant Synchronous FSM Network Design for Path Delay Faults //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, 14-17 september 2018. [S. l.], 2018. P. 645-648. |
|
|
| 5 | Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, маскирующих логические неисправности элементов //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 73-74. |
|
|
| 6 | Останин С.А., Лавров В.А., Третьяков Д.А. Синтез отказоустойчивых автоматных сетей для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 75-77. |
|
|
| 7 | Матросова А.Ю., Останин С.А., Чернышов С.В. Поиск ложных путей в логических схемах из двухвходовых вентилей с использованием операций над ROBDD-графами //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 88-89. |
|
|
| 8 | Matrosova A., Ostanin S., Chernyshov S. Finding False Paths for Sequential Circuits Using Operations on ROBDDs //2018 IEEE 24th International Symposium on On-Line Testing and Robust System Design (IOLTS 2018), 2-4 july 2018. [S. l.]: Institute of Electrical and Electronics Engineers Inc., 2018. P. 240-242. URL: https://ieeexplore.ieee.org/document/8474213 (date of access: 25.12.2018). |
|
|
| 9 | Matrosova A., Mitrofanov E., Ostanin S., Kirienko I. Trojan Circuits Preventing and Masking in Sequential Circuits // 2017 IEEE 23rd International Symposium on On-Line Testing and Robust System Design (IOLTS). Thessaloniki, Greece: IEEE Computer Society, 2017. P. 213‒214. URL: http://rpsonline.com.sg/rps2prod/FEDfRo2017/e-Proceedings/IOLTS2017/html/108.xml (date of access: 29.11.2022). |
|
|
| 10 | Matrosova A., Ostanin S., Tretyakov D., Butorina N. Logic Circuit Design with Gates, LUTs and MUXs Oriented to Mask Faults // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 95‒98. DOI: 10.1109/EWDTS.2017.8110096 |
|
Учебная деятельность
Научная деятельность
Конкурсная деятельность